## SEST AVAILABLE COPY

USSN 10/811,857 Page 5

光德智慧財產事務所 LIAN AND LIU INTELLECTUAL PROPERTY OFFICE

Taiwan Patent Publication No. 558814

Taiwan Patent No. 187490

Issue Date: 2003/10/21

Application No. 090131288

Application Date: 2001/12/18

#### MULTI-CHIP PACKAGE STRUCTURE HAVIRMEMBER

#### CONCISE EXPLANATION OF RELEVANCE

A multi-chip package structure having heat sink member is disclosed, which at least comprises: a substrate, plural chips, at least a heat sink member, plural solder balls and a package material. The substrate has a substrate surface and a corresponding back surface of substrate. The chip is allocated on the surface of the substrate, and is electrically connected to the substrate. The heat sink member is allocated on at least a chip, the heat sink member is glued on the chip by conductive adhesive. Plural solder balls are allocated on the back surface of the substrate. The package material encapsulates the substrate, chip and the heat sink member.

# 公告本

|   | 申請 | 日期 | 90.12. 1 8 |
|---|----|----|------------|
| 1 | 案  | 號  | 90131288   |
|   | 類  | 别  | HOIL >3/34 |

A4 C4

(以上各欄由本局填註)

558814

|              |               | 日本局填註)           |               |
|--------------|---------------|------------------|---------------|
|              | 多等            | 發明 專利說明書         |               |
| 一、發明<br>一、新型 | 中文            | 具有散熱構件之多晶片封裝結構   |               |
| 新型石柳         | 英 文           | `                |               |
|              | 姓名            | 許志行              |               |
| 二、發明人        | 國籍            | 中華民國             |               |
| EJTF         | 住、居所          | 台北縣新莊市昌隆街23號9樓之1 |               |
|              |               |                  | . 100-100-100 |
|              | 姓 名<br>(名稱)   | 威盛電子股份有限公司<br>   |               |
| :            | <b>國</b> 籍    | 中華民國             |               |
| 三、申請人        | 住、居所<br>(事務所) |                  |               |
|              | 代表人姓 名        | 王雪紅              |               |
|              |               | 1                |               |

經濟部智慧財產局員工消費合作社印製

訂

四、中文發明摘要(發明之名稱: 具有散熱構件之多晶片封裝結構

一種具有散熱構件之多晶片封裝結構, 其至少包

括:一基板、複數個晶片、至少一散熱構件、複數個焊球 及一封裝材料。基板具有一基板表面及對應之一基板背 面。晶片係配置在基板表面,並與基板電性連接。散熱構 件係配置於至少一晶片上,該散熱構件係藉由導熱膠黏貼 於該晶片上。而複數個焊球係配置在基板背面。封裝材料 則係包覆該基板、晶片及散熱構件。

英文發明摘要(發明之名稱:

#### 五、發明說明( / )

本發明是有關於一種具有散熱構件之封裝結構,且 特別是有關於一種具有散熱構件之多晶片封裝結構。

在現今資訊爆炸的時代,電子產品充斥於人類的日常生活中,因而就物質生活而言,有了前所未有的大變革。隨著電子科技的不斷演進,更人性化、功能性佳的電子產品隨之應運而生,從電子產品的外觀來看,輕、薄、短、小的趨勢是未來電子產品演進的大方向。然而在朝此趨勢演進的同時,許多散熱方面的問題也產生出來,亟待解決。

爲了達到輕、薄、短、小的目標,就未來封裝發展 的趨勢而言,係在一封裝體內包覆多個晶片,比如是多晶 片模組(multi-chip-module, MCM)之示意圖,如第 1 圖所 示,其繪示一種多晶片模組的結構,多晶片模組 100 具有 多個晶片 140、一基板 110、多個導線 150、多個焊球 190 及一封裝材料 180。基板 110 具有一基板表面 112 及對應 之一基板背面 122,而基板 110 具有多個晶片座 114 及多 個導線接點 116,係配置在基板表面 112 上,其中導線接 點 116 係環繞於對應之晶片座 114 的周圍;基板 110 還具 有多個焊球接點 124,配置在基板背面 122 上。每一晶片 140 具有一主動表面 142 及對應之一背面 148, 而晶片 140 還具有多個焊墊 144,係位在晶片 140 之主動表面 142 上, 而晶片 140 係以其背面 148 貼覆到基板 110 之晶片座 114 上。導線 150 之一端係與焊墊 144 電性連接,而導線 150 之另一端係與導線接點 116 電性連接。另外, 封裝材料 180 會包覆基板 110、晶片 140、導線 150。焊球 190 係配置在

#### 五、發明說明(之)

焊球接點 124 上。

在上述的多晶片模組 100 中,由於多個晶片 140 係群聚封包在封裝材料 180 內,操作時模組中各晶片均會產生熱,由於多個晶片 140 在模組中排列緊密,因此單位面積所產生的熱量,遠比單一晶片封裝來得高許多。若是不能有效解決多晶片模組的散熱問題,將導致模組溫度過高,最後會造成晶片無法運作。因此如何提高散熱效率,一直是多晶片模組封裝的重要課題。

因此本發明的目是在提供一種具有散熱構件之多晶 片封裝結構,使得多晶片所產生的熱可以快速地排出到外 界。

為達成本發明之上述和其他目的,提出一種具有散熱構件之多晶片封裝結構,其至少包括:一基板、複數個晶片、至少一散熱構件、複數個焊球及一封裝材料。基板具有一基板表面及對應之一基板背面。晶片係配置在基板表面,並與基板電性連接。散熱構件係配置在至少一晶片上,該散熱構件係藉由導熱膠黏貼於該晶片上;而複數個焊球係配置在基板背面。封裝材料則係包覆該基板、晶片及散熱構件。依照本發明之較佳實施例,散熱構件可以是暴露出封裝材料,亦可以內埋在封裝材料內。

另外,爲達成本發明之上述和其他目的,提出一種 具有散熱構件之多晶片封裝結構,其至少包括:一導線架、 至少一第一晶片、至少一第二晶片、至少一散熱構件及一 封裝材料。而導線架具有一晶片座及多個導腳,導腳係環

## 五、發明說明( >)

繞於晶片座的外圍,晶片座具有一晶片座表面及對應之一晶片座背面,每一導腳係區分成一內導腳部份及一外導腳部份。第一晶片係配置在晶片座表面上,並與導腳電性連接;而第二晶片係配置在晶片座背面上,並且亦與導腳電性連接。散熱構件係配置在第一晶片或第二晶片上,該散熱構件係藉由導熱膠黏貼於晶片上。而封裝材料包覆晶片座、第一晶片、第二晶片、導腳之內導腳部份及散熱構件,而導腳之外導腳部份係暴露於封裝材料外。依照本發明之較佳實施例,散熱構件可以是暴露出封裝材料,亦可以內埋在封裝材料內。

如上所述之多晶片封裝結構,由於具有至少二晶片,因此構裝體可以處理甚大的資訊量,符合未來電子電路發展的趨勢,並且在部份晶片上還配置有散熱構件,藉由散熱構件,可以使晶片的熱源快速地導出。

爲讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂,下文特舉一較佳實施例,並配合所附圖式,作 詳細說明如下:

圖式之簡單說明:

第1圖繪示一種多晶片模組之示意圖。

第 2 圖繪示依照本發明第一較佳實施例之具有散熱 構件之多晶片封裝結構示意圖。

第 3 圖繪示依照本發明第二較佳實施例之具有散熱 構件之多晶片封裝結構示意圖。

## 五、發明說明(午)

第 4 圖繪示依照本發明第三較佳實施例之具有散熱 構件之多晶片封裝結構示意圖。

第 5 圖繪示依照本發明第四較佳實施例之具有散熱 構件之多晶片封裝結構示意圖。

第 6 圖繪示依照本發明第五較佳實施例之具有散熱 構件的多封裝模組示意圖。

第 7 圖繪示依照本發明第六較佳實施例之具有散熱 構件之多晶片封裝結構示意圖。

#### 圖式之標示說明:

100:多晶片模組

110:基板

112: 基板表面

114: 晶片座

116: 導線接點

122: 基板背面

124: 焊球接點

140: 晶片

142: 主動表面

144: 焊墊

148:背面

150: 導線

180: 封裝材料

190: 焊球

### 五、發明說明(5)

200: 封裝體

210: 基板

212: 基板表面

214:第一晶片座

215: 第二晶片座

216:第一晶片導線接點

217: 第二晶片導線接點

218:第一焊罩層

222: 基板背面

224: 焊球接點

226:第二焊罩層

228:第一導熱插塞

229: 第二導熱插塞

230: 導熱膠

240: 第一晶片

242:第一主動表面

244:第一晶片焊墊

248: 第一背面

250: 導熱膠

260: 第二晶片

262: 第二主動表面

264: 第二晶片焊墊

268: 第二背面

270:第一晶片導線

## 五、發明說明(6)

280: 第二晶片導線

290:第一散熱構件

292: 導熱膠

300:第二散熱構件

302: 導熱膠

310: 封裝材料

320: 焊球

410:第一散熱構件

412:頂面

420:第二散熱構件

422: 頂面

430: 封裝材料

510:第一晶片

512:第一主動表面

520: 第二晶片

522: 第二主動表面

530: 第三晶片

532: 第三主動表面

540: 凸塊

546: 填充材料

560: 封裝材料

570: 散熱構件

572: 頂面

610: 基板

經濟部智慧財產局員工消費合作社印製

## 五、發明說明( / )

620:第一晶片

624: 第一背面

630: 第二晶片

632: 第二主動表面

640: 第三晶片

644: 第三背面

650: 散熱構件

660: 封裝材料

670: 導熱膠

702:第一封裝體

704: 第二封裝體

710: 基板

718: 焊球

720:第一晶片

722:第一主動表面

730: 第二晶片

732:第二主動表面

733: 子基板

735: 子焊球

750:第一散熱構件

752:頂面

760: 封裝材料

770:第二散熱構件

772:頂面

## 五、發明說明(8)

780: 封裝材料

810: 導線架

812: 晶片座

813: 晶片座表面

814: 導腳

815: 晶片座背面

816: 內導腳部份

818: 外導腳部份

820: 第一晶片

822:第一主動表面

824: 第一背面

830: 第二晶片

832:第二主動表面

834: 第二背面

840:第一散熱構件

850: 第二散熱構件

852:頂面

860:封裝材料

#### 實施例

第 2 圖係繪示依照本發明第一較佳實施例之具有散 熱構件之多晶片封裝結構示意圖。如第 2 圖所示,封裝體 200 包括一基板 210、一第一晶片 240、一第二晶片 260、 一第一散熱構件 290、一第二散熱構件 300、一封裝材料 310、多個焊球 320、多個第一晶片導線 270 及多個第二晶

經濟部智慧財產局員工消費合作社印

五、發明說明(○)

片導線 280。

基板 210 具有一基板表面 212 及對應之一基板背面 222, 而基板 210 具有一第一晶片座 214、第二晶片座 215、 多個第一晶片導線接點 216、多個第二晶片導線接點 217 及一第一焊罩層 218,均配置在基板表面 212 上,其中第 一晶片導線接點 216 係環繞於第一晶片座 214 的周圍,第 二晶片導線接點 217 係環繞於第二晶片座 215 的周圍,第 一焊罩層 218 會暴露出第一晶片座 214、第二晶片座 215、 第一晶片導線接點 216 及第二晶片導線接點 217;基板 210 還具有多個焊球接點 224 及一第二焊罩層 226,配置在基 板背面 222 上,其中第二焊罩層 226 會暴露出焊球接點 224;此外,基板 210 還具有多個第一導熱插塞 228 及多 個第二導熱插塞 229,垂直貫通基板 210 的內部,並且第 一導熱插塞 228 與第一晶片座 214 連接,而第二導熱插塞 229 與第二晶片座 215 連接,因此第一晶片座 214 上及第 二晶片座 215 的熱可以分別藉由第一導熱插塞 228 及第二 導熱插塞 229 快速地傳導到外界。

第一晶片 240 具有一第一主動表面 242 及對應之一第一背面 248,而第一晶片 240 還具有多個第一晶片焊墊 244,係位在第一晶片 240 之第一主動表面 242 上,而藉由一導熱膠 230 使第一晶片 240 以其第一背面 248 貼覆到第一晶片座 214 上。另外,第二晶片 260 具有一第二主動表面 262 及對應之一第二背面 268,而第二晶片 260 還具有多個第二晶片焊墊 264,係位在第二晶片 260 之第二主

### 五、發明說明((())

動表面 262 上,而藉由一導熱膠 250 使第二晶片 260 以其第二背面 268 貼覆到第二晶片座 215 上。

第一晶片導線 270 之一端係與第一晶片焊墊 244 電性連接,而第一晶片導線 270 之另一端係與第一晶片導線 接點 216 電性連接;第二晶片導線 280 之一端係與第二晶片焊墊 264 電性連接,而第二晶片導線 280 之另一端係與第二晶片導線接點 217 電性連接。

第一散熱構件 290 係爲平板狀的樣式,藉由一導熱膠 292 可以使第一散熱構件 290 貼覆到第一晶片 240 之第一主動表面 242 上;而第二散熱構件 300 係爲平板狀的樣式,藉由一導熱膠 302 可以使第二散熱構件 300 貼覆到第二晶片 260 之第二主動表面 262 上。其中第一散熱構件 290及第二散熱構件 300 之材質可以是銅、鋁、矽化物或矽。由於第一晶片 240 及第二晶片 260 的材質主要亦由矽或矽化物所組成,因此當第一散熱構件 290 或第二散熱構件 300之材質爲矽或矽化物時,第一散熱構件 290 與第一晶片 240之間及第二散熱構件 300 與第二晶片 260 之間並沒有熱膨脹差異的問題,可以提高產品的可靠度。

另外,一封裝材料 310 會包覆基板 210、第一晶片 240、第二晶片 260、第一晶片導線 270、第二晶片導線 280、第一散熱構件 290 及第二散熱構件 300。另外,焊球 320 係配置在焊球接點 224 上。

在上述的封裝體 200 中,由於具有二晶片 240、260, 因此構裝體 200 可以處理甚大的資訊量,符合未來電子電

#### 五、發明說明(//)

路發展的趨勢,並且在第一晶片 240 上及第二晶片 260 上還分別配置有第一散熱構件 290 及第二散熱構件 300,可以使第一晶片 240 及第二晶片 260 的熱源快速地導出。另外,第一散熱構件 290 及第二散熱構件 300 可以分別直接貼覆到第一晶片 240 之第一主動表面 242 上及第二晶片 260 之第二主動表面 262 上,故更可以加速第一晶片 240 及第二晶片 260 之散熱速率。

另外,若是在封裝體 200 的上方再架置一風扇(未繪示),則可以使第一晶片 240 及第二晶片 260 的熱源更快速地傳導出去。

在前述的實施例中,散熱構件係爲內埋型的結構,亦即封裝結構會將散熱構件埋在裡面,然而本發明的應用並非侷限於此,散熱結構亦可以爲外露型的結構,如第 3 圖所示,其係繪示依照本發明第二較佳實施例之具有散熱構件之多晶片封裝結構示意圖。封裝材料 430 亦可以僅包覆第一散熱構件 410 及第二散熱構件 420 之周圍,而將第一散熱構件 410 之頂面 412 及第二散熱構件 420 之頂面 422 暴露出封裝材料 430。

在前述的實施例中係在晶片的主動表面上配置散熱 構件,然而本發明的應用並非侷限於此,晶片的主動表面 上亦可以配置一晶片,如第 4 圖所示,其係繪示依照本發 明第三較佳實施例之具有散熱構件之多晶片封裝結構示意 圖。在第一晶片 510 的第一主動表面 512 上係配置散熱構 件 570,散熱構件 570 之頂面 572 暴露出封裝材料 560,

#### 五、發明說明(/2)

而在第二晶片 520 的第二主動表面 522 上係配置一第三晶片 530,第三晶片 530 之第三主動表面 532 係與第二晶片 520 之第二主動表面 522 相面對,並且多個凸塊 540 係配置在第三晶片 530 與第二晶片 520 之間,而第三晶片 530 可以藉由凸塊 540 與第二晶片 520 電性連接,一填充材料 546 係填充在第二主動表面 522 與第三主動表面 532 之間,並且會包覆凸塊 540,第三晶片 530 之第三背面 534 係暴露於封裝材料 560 之外。然而,在上述的構裝中,亦可以將散熱構件及第三晶片整個封於封裝材料的內部。

第 5 圖所示,其係繪示依照本發明第四較佳實施例之具有散熱構件之多晶片封裝結構示意圖。第一晶片 620 係以覆晶的方式與基板 610 電性連接,而第二晶片 630 係以打線的方式與基板 610 電性連接。第一晶片 620 之第一背面 624 上還配置有一散熱構件 650,整個散熱構件 650 係埋於封裝材料 660 的內部。第二晶片 630 之第二主動表面 632 上還配置有第三晶片 640,藉由導熱膠 670,第三晶片 640 以其第三背面 644 貼覆到第二晶片 630 之第二主動表面 632 上,而第三晶片 640 係以打線的方式與基板 610電性連接。然而,在上述的構裝中,亦可以將散熱構件之頂面暴露出封裝材料。

第 6 圖所示,其係繪示依照本發明第五較佳實施例之具有散熱構件的多封裝模組(multi-package-module, MPM)示意圖。基板 710 上具有二封裝體,在第一封裝體 702 中,第一晶片 720 係以打線的方式與基板 710 電性連接,而第

## 五、發明說明(/3)

一晶片 720 之第一主動表面 722 上配置有一第一散熱構件 750,第一散熱構件 750 之頂面 752 係暴露於封裝材料 760 之外。在第二封裝體 704 中,第二晶片 730 配置在一子基板 733 上,而第二晶片 730 係以打線的方式與子基板 733 電性連接,並且第二晶片 730 之第二主動表面 732 上配置 有一第二散熱構件 770,第二散熱構件 770 之頂面 772 係暴露於封裝材料 780 之外,子基板 733 的背面還配置有多個子焊球 735,而第二封裝體 704 可以藉由多個子焊球 735 與基板 710 電性連接。當第一晶片 720 與第二晶片 730 皆裝配到基板 710 上之後,多封裝模組 700 可以透過基板 710下方的焊球 718 與一印刷電路板(未繪示)電性連接。然而,在上述的構裝中,亦可以將第一散熱構件及第二散熱構件對於封裝材料之內。

在上述的實施例中,係以基板作爲承載器,來承載多個晶片,然而本發明的應用並非侷限於此,亦可以利用導線架作爲承載器,來承載多個晶片,如第7圖所示,其係繪示依照本發明第六較佳實施例之具有散熱構件之多晶片封裝結構示意圖。其中,導線架810具有一晶片座812及多個導腳814,導腳814係環繞於晶片座812的外圍,而晶片座812具有一晶片座表面813及對應之一晶片座背面815,每一導腳814係區分成一內導腳部份816及一外導腳部份818。而第一晶片820係以第一背面824點覆到晶片座表面813上,第二晶片830係以第二背面834點覆到晶片座背面815上,並且第一晶片820及第二晶片830

## 五、發明說明(14)

係以導線的方式分別與導腳 814 電性連接。第一散熱構件 840 係貼覆到第一晶片 820 之第一主動表面 822 上,而第二散熱構件 850 係貼覆到第二晶片 830 之第二主動表面 832 上,並且封裝材料 860 會包覆第一晶片 820、第二晶片 830、第一散熱構件 840、第二散熱構件 850 之周圍、晶片座 812 及導腳 814 之內導腳部份 816,而導腳 814 之外導腳部份 818 會暴露於封裝材料 860 的外部,其中第一散熱構件 840 係內埋在封裝材料 860 的內部,而第二散熱構件 850 之頂面 852 會暴露出封裝材料 860。然而,在上述的構裝中,亦可以將第一散熱構件之頂面暴露出封裝材料,而將第二散熱構件整個封於封裝材料之內。

然而本發明並非限定於僅應用在二晶片的情況下, 亦可以應用在超過二個晶片的情況下。

此外,上述之所有實施例中,其散熱構件的材質均可以是銅、鋁、矽化物或矽等。

綜上所述,本發明之具有散熱構件之多晶片封裝結構,由於具有至少二晶片,因此構裝體可以處理甚大的資訊量,符合未來電子電路發展的趨勢,並且在部份晶片上上還配置有散熱構件,藉由散熱構件,可以使晶片的熱源快速地導出。

雖然本發明已以一較佳實施例揭露如上,然其並非 用以限定本發明,任何熟習此技藝者,在不脫離本發明之 精神和範圍內,當可作些許之更動與潤飾,因此本發明之 保護範圍當視後附之申請專利範圍所界定者爲準。 為第 90131288 號專利範圍修正本 六、申請專利範圍 修正日期:2002.8.22

- 1.一種具有散熱構件之多晶片封裝結構,其至少包括:
  - 一基板,具有一基板表面及對應之一基板背面;

複數個晶片,每一該些晶片具有一主動表面,而該 些晶片係配置在該基板表面上,並與該基板電性連接,其 中該至少一晶片係以打線方式與該基板電性連接;

至少一散熱構件,該散熱構件係至少配置在藉由打 線方式與該基板電性連接之該晶片的該主動表面上;

複數個焊球,該些焊球係配置在該基板背面上;以 及

- 一封裝材料,包覆該基板、該晶片與該散熱構件。
- 2.如申請專利範圍第 1 項所述之具有散熱構件之多 晶片封裝結構,其中該散熱構件係藉由一導熱膠黏貼在藉 由打線方式與該基板電性連接之該晶片的該主動表面上。
- 3.如申請專利範圍第 1 項所述之具有散熱構件之多 晶片封裝結構,其中該至少一晶片係以覆晶方式(Flip Chip) 與該基板電性連接。
- 4.如申請專利範圍第 1 項所述之具有散熱構件之多 晶片封裝結構,其中該散熱構件之材質係選自於由銅、鋁、 矽化物及矽所組成的族群中之一種材質。
- 5.如申請專利範圍第 1 項所述之具有散熱構件之多 晶片封裝結構,其中該至少一散熱構件之部份表面係暴露 出該封裝材料。
  - 6.如申請專利範圍第 1 項所述之具有散熱構件之多

為第 90131288 號專利範圍修正本 六、申請專利範圍 修正日期:2002.8.22

晶片封裝結構,其中該至少一散熱構件係完全內埋在該封 裝材料內。

- 7.一種具有散熱構件之多晶片封裝結構,其至少包括:
- 一導線架,具有一晶片座及複數個導腳,該些導腳係環繞於該晶片座的外圍,每一該些導腳係區分成一內導腳部份及一外導腳部份;

複數個晶片,該些晶片係配置在該晶片座表面,並 藉由複數個導線與該些導腳電性連接;

至少一散熱構件,該散熱構件係配置於至少一該晶 片之該主動表面上;以及

- 一封裝材料,該封裝材料包覆該晶片座、該些晶片、 該些導腳之該些內導腳部份及該散熱構件,而該些導腳之 該些外導腳部份係暴露於該封裝材料外。
- 8.如申請專利範圍第 7 項所述之具有散熱構件之多 晶片封裝結構,其中該晶片座具有一第一晶片座表面及一 第二晶片座表面,而至少一該晶片係配置在該第一晶片座 表面上,另至少一該晶片係配置在該第二晶片座表面上。
- 9.如申請專利範圍第 7 項所述之具有散熱構件之多 晶片封裝結構,其中該散熱構件之材質係選自於由銅、鋁、 矽化物及矽所組成的族群中之一種材質。
- 10.如申請專利範圍第7項所述之具有散熱構件之多 晶片封裝結構,其中該至少一散熱構件之部份表面係暴露 出該封裝材料。

為第 90131288 號專利範圍修正本 六、申請專利範圍 修正日期:2002.8.22

- 11.如申請專利範圍第 7 項所述之具有散熱構件之多 晶片封裝結構,其中該至少一散熱構件係完全內埋在該封 裝材料內。
- 12.如申請專利範圍第7項所述之具有散熱構件之多 晶片封裝結構,其中該散熱構件係藉由一導熱膠黏貼於該 晶片的該主動表面上。
- 13.一種具有散熱構件之多晶片封裝結構,其至少包括:
  - 一基板,具有一基板表面及對應之一基板背面;

複數個封裝體,配置於該基板表面上,每一該些封裝體包括至少一晶片及一封裝材料,其中該封裝材料係包覆該晶片,而至少一該封裝體包括至少一散熱構件,其中該散熱構件係配置於至少一該晶片上:以及

複數個焊球,配置在該基板背面上。

- 14.如申請專利範圍第 13 項所述之具有散熱構件之 多晶片封裝結構,其中該至少一封裝體中之該至少一晶片 係以打線方式(Wire Bonding)與該基板電性連接。
- 15.如申請專利範圍第 13 項所述之具有散熱構件之 多晶片封裝結構,其中該至少一封裝體中之該至少一晶片 係以覆晶方式(Flip Chip)與該基板電性連接。
- 16.如申請專利範圍第 13 項所述之具有散熱構件之 多晶片封裝結構,其中該至少一封裝體更包括:
- 一子基板,具有一子基板表面及對應之一子基板背面,而該至少一晶片係配置在該子基板表面上,並與該子

经濟部智慧财產局員工消费合作社印製

情先閱讀背面之注意事項再填寫本頁)

828/twf1.doc/008 爲第 90131288 號專利範圍修正本

修正日期:2002.8.22

六、申請專利範圍

基板電性連接;以及


複數個子焊球,配置在該子基板背面上,該封裝體 係透過該些子焊球固定到該基板表面上,並透過該些子焊 球與該基板電性連接。


17.如申請專利範圍第 13 項所述之具有散熱構件之 多晶片封裝結構,其中該散熱構件之材質係選自於由銅、 鋁、矽化物及矽所組成的族群中之一種材質。


18.如申請專利範圍第 13 項所述之具有散熱構件之 多晶片封裝結構,其中該至少一散熱構件係爲該封裝材料 所包覆,且該散熱構件之部份表面係暴露出該封裝材料。

19.如申請專利範圍第 13 項所述之具有散熱構件之 多晶片封裝結構,其中該至少一散熱構件係為該封裝材料 所包覆,且該散熱構件係完全內埋在該封裝材料內。


20.如申請專利範圍第 13 項所述之具有散熱構件之 多晶片封裝結構,其中該散熱構件係藉由一導熱膠黏貼於 至少一該晶片上。









. 8287TW







## This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

#### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

#### IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.